A16新型芯片技术曝光 台积电技术论坛现3大亮点(图)
台积电首度发表A16新型芯片技术。（图片来源：Getty Images）
【看中国2024年4月25日讯】（看中国记者李佳琪综合报导）半导体龙头企业台积电美国时间24日举办2024年北美技术论坛，会中展示其最新的制程技术、先进封装技术及三维积体电路（3D IC）技术，更首度发表A16（1.6纳米）新型芯片技术，预计于2026年量产。
台积电北美技术论坛24日在美国加州圣塔克拉拉市举行，台积电总裁魏哲家亲自出席。魏哲家表示，“我们身处AI赋能的世界，人工智能功能不仅建置于资料中心，也内建于个人电脑、行动装置、汽车、甚至物联网之中。台积电为客户提供最完备的技术，从全世界最先进的矽芯片，到最广泛的先进封装组合与3D IC平台，再到串连数位世界与现实世界的特殊制程技术，以实现他们对AI的愿景。”
根据台积电官网最新消息，技术论坛揭示的新技术包括：
TSMC A16™技术
随着领先业界的N3E技术进入量产及N2技术预计于2025年下半年量产，台积电在其技术蓝图上推出了新技术A16。A16将结合台积公司的超级电轨（Super Power Rail）架构与纳米片电晶体，预计于2026年量产。
超级电轨技术将供电网络移到晶圆背面而在晶圆正面释出更多讯号网络的布局空间，藉以提升逻辑密度和效能，让A16适用于具有复噪声号布线及密集供电网络的高效能运算（HPC）产品。相较于台积电的N2P制程，A16在相同Vdd(工作电压)下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高达1.10倍，以支援资料中心产品。
NanoFlex™技术支援纳米片电晶体
台积电即将推出的N2技术将搭配TSMC NanoFlex技术，展现台积公司在设计技术协同优化的崭新突破。TSMC NanoFlex为芯片设计人员提供了灵活的N2标准元件，这是芯片设计的基本构建模组，高度较低的元件能够节省面积并拥有更高的功耗效率，而高度较高的元件则将效能最大化。客户能够在相同的设计区块中优化高低元件组合，调整设计进而在应用的功耗、效能及面积之间取得最佳平衡。
N4C技术
台积电宣布推出先进的N4C技术以因应更广泛的应用，N4C延续了N4P技术，晶粒成本降低高达8.5%且采用门槛低，预计于2025年量产。N4C提供具有面积效益的基础矽智财及设计法则，皆与广被采用的N4P完全相容，因此客户可以轻松移转到N4C，晶粒尺寸缩小亦提高良率，为强调价值为主的产品提供了具有成本效益的选择，以升级到台积电下一个先进技术。
CoWoS®、系统整合芯片、以及系统级晶圆（TSMC-SoW™）
台积电的CoWoS®是AI革命的关键推动技术，让客户能够在单一中介层上并排放置更多的处理器核心及高频宽内存（HBM）。同时，台积电的系统整合芯片（SoIC）已成为3D芯片堆叠的领先解决方案，客户越来越趋向采用CoWoS搭配SoIC及其他元件的做法，以实现最终的系统级封装（System in Package,SiP）整合。
台积电系统级晶圆技术提供了一个革新的选项，让12吋晶圆能够容纳大量的晶粒，提供更多的运算能力，大幅减少资料中心的使用空间，并将每瓦效能提升好几个数量级。台积电已经量产的首款SoW产品采用以逻辑芯片为主的整合型扇出（InFO）技术，而采用CoWoS技术的芯片堆叠版本预计于2027年准备就绪，能够整合SoIC、HBM及其他元件，打造一个强大且运算能力媲美资料中心服务器机架，或甚至整台服务器的晶圆级系统。
矽光子整合
台积公司正在研发紧凑型通用光子引擎（COUPE™）技术，以支援AI热潮带来的数据传输爆炸性成长。COUPE使用SoIC-X芯片堆叠技术将电子裸晶堆叠在光子裸晶之上，相较于传统的堆叠方式，能够为裸晶对裸晶接口提供最低的电阻及更高的能源效率。台积电预计于2025年完成支援小型插拔式连接器的COUPE验证，接着于2026年整合CoWoS封装成为共同封装光学元件（Co-Packaged Optics,CPO），将光连结直接导入封装中。
车用先进封装
继2023年推出支援车用客户及早采用的N3AE制程之后，台积公司借由整合先进芯片与封装来持续满足车用客户对更高运算能力的需求，以符合行车的安全与品质要求。台积公司正在研发InFO-oS及CoWoS-R解决方案，支援先进驾驶辅助系统（ADAS）、车辆控制及中控电脑等应用，预计于2025年第四季完成AEC-Q100第二级验证。
中央社报导称，工研院产科国际所研究总监杨瑞临对此表示，A16技术、超级电轨和系统级晶圆是台积电这次技术论坛的3大亮点，充分展现技术持续领先态势。杨瑞临说，台积电的领先技术将发挥磁吸效果，提高客户稳定度。台积电同时针对不同需求类型的客户推出“物美价廉”的制程技术，将有助进一步巩固客户关系。